

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

**THIS PAGE BLANK (USPTO)**



**Procédé de commande d'un commutateur d'un dispositif de  
capacité commutée, et dispositif de capacité commutée  
correspondant.**

L'invention concerne la commande d'un commutateur, en particulier un transistor à effet de champ à grille isolée (transistor MOS), destiné à transmettre un signal analogique en prenant successivement des états passants et bloqués.

5 L'invention s'applique notamment à la commande d'un tel commutateur d'un dispositif de capacité commutée, et en particulier à ceux présents en entrée de convertisseurs analogique-numérique.

Un commutateur MOS analogique, c'est-à-dire un commutateur MOS destiné à transmettre des signaux analogiques, consiste  
10 généralement dans des mises successives du transistor MOS dans son état passant ou bloqué (ON ou OFF) en le polarisant suffisamment pour que sa résistance drain-source dans l'état passant (communément désigné par l'homme du métier sous le vocable  $R_{on}$ ) soit faible vis-à-vis de la capacité de charge (capacité commutée) connectée sur son drain, et de la fréquence  
15 du signal analogique à transmettre. Pour qu'un transistor MOS soit passant, il faut au minimum que la différence de tension grille-source dépasse la valeur de seuil  $V_t$  du transistor. Par conséquent, le signal analogique à transmettre ne peut pas dépasser la tension d'alimentation du système diminuée de cette tension de seuil.

20 Par ailleurs, le fait que la tension analogique d'entrée module la tension grille-source du transistor, implique que la résistance  $R_{on}$  varie avec le niveau, c'est-à-dire l'amplitude, du signal.

Si cette variation n'est que très peu gênante à basse fréquence, elle devient très vite perturbatrice et génératrice de distorsions à  
25 fréquence plus haute, par exemple à des fréquences de l'ordre de la

centaine de MHz, surtout si l'on veut associer à cette fréquence élevée, une forte résolution, par exemple 10 bits dans une application de convertisseur analogique-numérique.

En d'autres termes, la distorsion, provoquée par la variation de la résistance  $R_{on}$ , se traduit par une restitution du signal par le commutateur, non linéaire en amplitude et en phase. Et, cette distorsion est d'autant plus importante que l'amplitude du signal d'entrée est importante puisque la résistance  $R_{on}$  est inversement proportionnelle au niveau du signal d'entrée.

Une solution qui a déjà été envisagée consiste à commander le commutateur de façon numérique, c'est-à-dire avec un signal logique présentant un niveau haut et un niveau bas, et en utilisant un niveau haut particulièrement élevé, par exemple de l'ordre de deux fois la tension d'alimentation. Ceci permet de minimiser les variations de niveau du signal d'entrée, mais une telle solution n'est pas applicable aux technologies actuellement envisagées en microélectronique, telles que les technologies 0,25 micron ou 0,18 micron, voire moins.

Des solutions de dimensionnement peuvent être également envisagées de façon à diminuer le produit  $R_{on} \times C_l$ , où  $C_l$  désigne la valeur capacitive de la capacité de charge. Mais, dans la plupart des cas,  $C$  est imposé par d'autres contraintes de conception, telles que bruit et consommation, ce qui conduit à la nécessité de diminuer  $R_{on}$ . Cependant, la diminution de cette résistance revient à augmenter la taille du transistor formant le commutateur, et donc à augmenter notamment les capacités parasites du dispositif.

L'invention vise à apporter une solution plus satisfaisante à ces problèmes.

Un but de l'invention est de minimiser, voire de supprimer quasi totalement, les distorsions d'un signal analogique haute fréquence transmis au travers d'un commutateur, sans augmentation de la taille du transistor, et de façon parfaitement compatible avec une technologie de fabrication 0,25 micron ou 0,18 micron, voire moins.

L'invention propose donc un procédé de commande d'un commutateur d'un dispositif de capacité commutée, ce commutateur comportant au moins un transistor à effet de champ à grille isolée, par

exemple un transistor MOS à canal N. Selon ce procédé, on délivre un signal d'entrée analogique sur la source du transistor et on commande le transistor sur sa grille au rythme d'un signal d'horloge, de façon à le rendre successivement passant et bloqué.

5            Selon une caractéristique générale de l'invention, à l'issue de chaque demi-période du signal d'horloge pendant laquelle le transistor est bloqué, on précharge au début de la demi-période suivante (dite demi-période de conduction) et pendant une durée de précharge prédéterminée, un condensateur de précharge avec une tension de précharge  
10            prédéterminée, puis, pendant la durée restante de ladite demi-période de conduction, on connecte ledit condensateur préchargé entre la source et la grille du transistor formant le commutateur, de façon à le rendre passant sous l'action d'une tension grille-source quasiment indépendante du niveau du signal d'entrée. Puis, à la fin de ladite demi-période, on relie la  
15            grille du transistor et ledit condensateur de précharge à la masse.

            En d'autres termes, on ne commande pas le transistor MOS du commutateur de façon numérique, c'est-à-dire avec un signal logique de commande ayant un état haut (par exemple la tension d'alimentation Vdd) et un état bas (par exemple la masse), mais en utilisant une tension de  
20            commande grille-source flottante et quasiment indépendante de la tension du signal d'entrée; cette tension flottante étant obtenue en connectant entre la grille et la source du transistor MOS, un condensateur préalablement préchargé avec une tension de précharge prédéterminée.

            L'homme du métier saura ajuster la durée de précharge du  
25            condensateur de précharge, et par conséquent la durée restante de la demi-période de conduction en fonction de l'efficacité recherchée compte tenu de l'application envisagée. En effet, il convient que le dispositif de capacité commutée soit établi pendant une durée suffisante (lors de la demi-période pendant laquelle le commutateur est passant) pour que le  
30            dispositif soit considéré comme statique vis-à-vis du produit  $R_{on}C1$ , où C1 désigne la valeur capacitive de la capacité de charge (capacité commutée) connectée en sortie du commutateur. A titre indicatif, plus la fréquence de transmission est élevée et plus la résolution recherchée est importante, plus la demi-durée restante de la demi-période de conduction  
35            devra être longue.

Il a à cet égard été observé qu'une durée restante de la demi-période de conduction au moins égale à 1,5 fois la constante de temps  $R_{on}C1$  du circuit résistif capacitif formée par la résistance drain-source du transistor dans son état passant et par ladite capacité commutée, constituait un minimum en-deçà duquel l'efficacité recherchée par l'invention diminuait fortement. En outre, il a été jugé préférable que cette durée restante de la demi-période de conduction soit au moins égale à trois ou quatre fois ladite constante de temps, ce qui permet notamment d'obtenir des résultats satisfaisants avec une fréquence de signal d'entrée de l'ordre de quelques centaines de MHz et une résolution de l'ordre de 10 à 12bits, et avec un signal d'horloge ayant une fréquence de 50 MHz, fréquence correspondant à la fréquence d'échantillonnage du convertisseur analogique-numérique.

Par ailleurs, à l'issue de la durée de précharge, lorsque le condensateur de précharge est connecté flottant entre la source et la grille du transistor du commutateur, la tension grille-source est égale à la tension de précharge dans le cas où le système est exempt de capacité parasite globale.

Ceci étant, en pratique, cette capacité parasite globale existe et est plus particulièrement formée par la capacité grille-source du transistor et par la capacité parasite existant entre la masse et la borne commune au condensateur de précharge et à la grille du transistor du commutateur. Cette capacité parasite globale a pour conséquence, lors de la redistribution des charges à l'issue de la durée de précharge, de conduire à une tension grille-source du transistor inférieure à la tension de précharge.

L'homme du métier saura ajuster la valeur de la tension de précharge de façon à ce que la tension grille-source lors du basculement à l'issue de la durée de précharge, reste supérieure à la tension de seuil du transistor formant le commutateur (de façon à ce qu'il soit passant) compte tenu de la valeur de la capacité parasite et de la capacité grille-source du transistor. En pratique, on pourra avantageusement choisir une tension de précharge au moins égale à deux fois la tension de seuil du transistor.

Le procédé selon l'invention s'applique aussi bien dans une variante dans laquelle le dispositif de capacité commutée ne comporte

qu'une entrée pour recevoir le signal d'entrée, que dans une variante utilisant un mode différentiel, c'est-à-dire dans laquelle le signal d'entrée a une composante directe et une composante complémentée symétrique par rapport à une tension de mode commun.

5 Plus précisément, dans la variante à une seule entrée, pendant la durée de précharge, on connecte une première borne du condensateur de précharge à la tension de précharge ainsi qu'à la grille du transistor formant le commutateur, et on connecte une deuxième borne du condensateur de précharge à la masse. Et, à l'issue de la durée de  
10 précharge, c'est-à-dire pendant ladite durée restante de la demi-période de conducteur, on déconnecte la deuxième borne du condensateur de précharge de la masse et on la connecte à la source du transistor, et on déconnecte la première borne du condensateur de précharge de ladite tension de précharge.

15 Dans cette variante de mise en oeuvre à entrée unique, il est encore préférable, toujours dans le but de minimiser davantage les variations du signal d'entrée sur la tension grille-source du transistor, de choisir un condensateur de précharge dont la valeur capacitive soit largement supérieure, par exemple deux à trois fois supérieure, à la somme  
20 de ladite capacité parasite et de la capacité grille-source du transistor formant le commutateur. En effet, si tel n'était pas le cas, on serait en présence d'un pont diviseur capacitif provoquant des variations sur la tension grille-source dues aux variations du signal d'entrée et par conséquent des distorsions possibles, qui peuvent s'avérer gênantes dans  
25 certaines applications.

La variante de mise en oeuvre utilisant le mode différentiel est à cet égard particulièrement avantageuse car il est possible de compenser totalement cet effet capacitif parasite lors de la redistribution des charges, en modulant la tension de précharge par l'entrée complémentée du signal  
30 d'entrée.

Plus précisément, dans un tel mode de mise en oeuvre, le commutateur comporte alors deux transistors à effet de champ à grille isolée dont les sources sont reliées ensemble et dont les grilles sont reliées ensemble. On délivre alors avantageusement la composante directe du  
35 signal d'entrée sur la source de chaque transistor. En outre, pendant la



durée de précharge, on connecte la première borne du condensateur de précharge à une tension d'alimentation ainsi qu'à la grille de chaque transistor du commutateur, et on délivre la composante complémentée à une deuxième borne du condensateur de précharge. A l'issue de la durée de précharge, c'est-à-dire pendant ladite durée restante de la demi-période de conduction, on déconnecte la deuxième borne du condensateur de précharge de ladite composante complémentée et on la relie à la source de chaque transistor du commutateur. On déconnecte la première borne du condensateur de précharge de ladite tension d'alimentation. Enfin, afin de supprimer complètement cet effet capacitif parasite lors de la redistribution des charges, la valeur capacitive du condensateur de précharge est avantageusement en prise égale à la somme de la valeur capacitive de la capacité grille-source de chaque transistor du commutateur et de la valeur capacitive de la capacité parasite existant entre la deuxième borne du condensateur de précharge et la masse.

Ceci étant, une fois la redistribution des charges effectuée à l'issue de la durée de précharge, il reste tout de même dans la variante à entrée unique ou dans la variante différentielle, une modulation parasite de la tension grille-source par le signal d'entrée, en raison de la capacité parasite évoquée ci-avant. Cependant, cette modulation est toutefois du deuxième ordre et elle reste très faible car la capacité parasite, qui est principalement une capacité de routage technologique, reste en pratique très faible vis-à-vis de la somme de la valeur capacitive du condensateur de précharge et de la valeur capacitive de la capacité grille-source du transistor.

L'invention a également pour objet un dispositif de capacité commutée, comprenant au moins une borne d'entrée pour recevoir un signal d'entrée analogique, un commutateur comportant au moins un transistor à effet de champ à grille isolée dont la source est reliée à la borne d'entrée, une capacité de charge connectée au drain du transistor, et des moyens de commande aptes à commander le transistor sur sa grille au rythme d'un signal d'horloge de façon à le rendre successivement passant et bloqué.

Selon une caractéristique générale de l'invention, les moyens de commande comprennent un condensateur de précharge et des moyens de

précharge aptes, à l'issue de chaque demi-période du signal d'horloge pendant laquelle le transistor est bloqué, à précharger le condensateur de précharge au début de la demi-période suivante (dite demi-période de conduction) et pendant une durée de précharge prédéterminée, avec une  
5 tension de précharge prédéterminée. Les moyens de commande comprennent également des premiers moyens de connexion aptes, pendant la durée restante de la demi-période de conduction, à connecter ledit condensateur préchargé entre la source et la grille du transistor du commutateur de façon à le rendre passant sous l'action d'une tension  
10 grille-source quasiment indépendante du niveau du signal d'entrée. Les moyens de commande comportent également des deuxièmes moyens de connexion aptes, à la fin de ladite demi-période de conduction, à relier la grille du transistor et ledit condensateur de précharge à la masse.

Selon un mode de réalisation de l'invention, dans lequel le  
15 dispositif ne comporte qu'une seule borne d'entrée recevant le signal d'entrée, les moyens de précharge comportent :

- un premier interrupteur connecté entre, d'une part, une borne d'alimentation reliée à une tension d'alimentation et, d'autre part, une première borne du condensateur de précharge reliée à la grille du  
20 transistor,
- un deuxième interrupteur connecté entre la masse et une deuxième borne du condensateur de précharge,
- un troisième interrupteur connecté entre la deuxième borne du condensateur de précharge et la source du transistor,
- 25 - un quatrième interrupteur connecté entre la grille du transistor et la masse, et
- des premiers moyens de contrôle aptes à fermer les premier et deuxième interrupteurs et à ouvrir les troisième et quatrième interrupteurs pendant la durée de précharge.

30 Les premiers moyens de connexion comportent avantageusement le troisième interrupteur et des deuxièmes moyens de contrôle aptes à ouvrir les premier, deuxième et quatrième interrupteurs et à fermer le troisième interrupteur pendant ladite durée restante de la demi-période de conduction.

35 Enfin, les deuxièmes moyens de connexion comportent le

quatrième interrupteur et des troisièmes moyens de contrôle aptes à fermer le quatrième interrupteur à la fin de ladite demi-période de conduction.

5 Les différents interrupteurs sont avantageusement réalisées par des transistors MOS et les différents moyens de contrôle, qui ont été définis ici de manière fonctionnelle, sont par exemple réalisés sous forme de portes logiques de façon classique par des moyens de synthèse logique.

10 Dans un mode de réalisation du type différentiel, c'est-à-dire dans lequel le signal d'entrée comporte une composante directe et une composante complémentée symétrique par rapport à une tension de mode commun, le dispositif comporte avantageusement une première borne d'entrée recevant la composante directe du signal d'entrée et une deuxième borne d'entrée recevant la composante complémentée du signal d'entrée. Le commutateur comporte deux transistors à effet de champ à grille isolée  
15 dont les sources sont reliées ensemble à la première borne d'entrée et dont les grilles sont reliées ensemble.

Les moyens de précharge comportent :

20 - un premier interrupteur connecté entre, d'une part, une première borne d'alimentation reliée à une tension d'alimentation et, d'autre part, une première borne du condensateur de précharge reliée à la grille de chaque transistor,

- un deuxième interrupteur connecté entre la deuxième borne d'entrée recevant la composante complémentée du signal d'entrée et une deuxième borne du condensateur de précharge,

25 - un troisième interrupteur connecté entre la deuxième borne du condensateur de précharge et la source de chaque transistor,

- un quatrième interrupteur connecté entre la grille de chaque transistor et la masse, et

30 - des premiers moyens de contrôle aptes à fermer les premier et deuxième interrupteurs et à ouvrir les troisième et quatrième interrupteurs pendant la durée de précharge.

35 Les premiers moyens de connexion comportent le troisième interrupteur et des deuxièmes moyens de contrôle aptes à ouvrir les premier, deuxième et quatrième interrupteurs et à fermer le troisième interrupteur pendant ladite durée restante de la demi-période.

Les deuxièmes moyens de connexion comportent le quatrième interrupteur et des troisièmes moyens de contrôle aptes à fermer le quatrième interrupteur à la fin de ladite demi-période.

5 La valeur capacitive du condensateur de précharge est prise alors égale à la somme de la valeur capacitive de la capacité de grille-source de chaque transistor et de la valeur capacitive de la capacité parasite existant entre la première borne du condensateur de précharge et la masse.

10 L'homme du métier sait qu'il se produit au passage d'un transistor MOS une chute de tension égale à la tension de seuil de ce transistor. Aussi, la tension de précharge du condensateur de précharge subit-elle cette chute de tension par rapport à la tension appliquée en amont du premier interrupteur. Ceci étant, il est particulièrement avantageux dans certains cas de pouvoir précharger le condensateur de  
15 précharge en s'affranchissant de cette chute de tension, et ce, tout en évitant un claquage du transistor formant l'interrupteur.

C'est la raison pour laquelle un mode de réalisation particulièrement avantageux de l'invention, qui peut être réalisé avec la variante à une entrée ou avec la variante à deux entrées (mode différentiel)  
20 prévoit de disposer en amont du condensateur de précharge, un dispositif de surtension contrôlée. Plus précisément, selon ce mode de réalisation, le premier interrupteur comporte deux transistors (que l'on nomme ici transistors auxiliaires) à effet de champ à grille isolée, connectés en parallèle. La grille d'un premier transistor auxiliaire est reliée à une borne de commande apte à recevoir une tension de commande prédéterminée, par  
25 exemple la tension d'alimentation Vdd.

Les moyens de précharge comportent alors une source de tension auxiliaire réalisée par exemple par deux transistors MOS montés en diode, et délivrant une tension auxiliaire, par exemple une tension égale à  $V_{dd}/2$ .

30 Les moyens de précharge comportent par ailleurs un cinquième interrupteur connecté entre la grille du deuxième transistor auxiliaire et la source de tension auxiliaire. Ils comportent également un condensateur auxiliaire connecté en série avec des moyens de retard (par exemple formé de deux inverseurs) entre la grille du deuxième transistor auxiliaire et la  
35 borne de commande.

Les moyens de précharge comportent également des quatrièmes moyens de contrôle aptes à fermer le cinquième interrupteur pendant chaque demi-période de blocage de façon à appliquer ladite tension auxiliaire sur la grille du deuxième transistor auxiliaire, et charger par  
5 conséquent le condensateur auxiliaire.

Les premiers moyens de contrôle sont alors aptes à ouvrir le cinquième interrupteur pendant la durée de précharge de façon à appliquer sur la grille du deuxième transistor auxiliaire une tension de grille retardée par rapport à la tension de commande et égale à la somme de la  
10 tension de commande et de la tension auxiliaire, cette somme devant toutefois rester inférieure à la tension maximum technologique. Par ailleurs, bien entendu, cette somme doit également être supérieure à la somme de la tension d'alimentation et de la tension de seuil d'un transistor, de façon à précharger effectivement le condensateur de précharge avec la  
15 tension d'alimentation.

D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels :

20 - la figure 1 illustre schématiquement un premier mode de réalisation d'un dispositif selon l'invention;

- la figure 2 illustre un chronogramme temporel relatif au fonctionnement du dispositif de la figure 1 et est représentatif d'un premier mode de mise en oeuvre du procédé selon l'invention;

25 - la figure 3 illustre schématiquement un autre mode de réalisation d'un dispositif selon l'invention;

- la figure 4 illustre plus en détail un dispositif de surtension contrôlée applicable à l'un ou l'autre des deux modes de réalisation précédents; et

30 - la figure 5 illustre un chronogramme temporel montrant le fonctionnement du dispositif de surtension contrôlée.

Sur la figure 1, la référence CL désigne une capacité de charge commutée connectée entre la masse et le drain D d'un commutateur SW formé ici d'un transistor MOS à canal N. La source S de ce transistor SW  
35 forme une première borne d'entrée BE1 du dispositif de capacité

commutée destinée à recevoir un signal d'entrée analogique Vin. Le drain du transistor SW forme la borne de sortie OUT du dispositif de capacité commutée délivrant le signal de sortie Vout.

Des moyens de commande MC, dont on va maintenant décrire plus en détail la structure et la fonctionnalité, vont successivement rendre passant et bloqué le transistor SW.

Ces moyens de commande MC comportent essentiellement un condensateur de précharge CP dont une première borne N est reliée à une borne d'alimentation BA connectée à la tension d'alimentation Vdd par l'intermédiaire d'un premier interrupteur T1 formé d'un transistor MOS. La grille de ce transistor T1 forme une première borne de commande BC1 qui reçoit une tension de commande CK2 émise par un bloc de contrôle BLC.

La deuxième borne B2 du condensateur de précharge CP est reliée à la masse par l'intermédiaire d'un deuxième interrupteur T2, également formé d'un transistor MOS dont la grille est également commandée par le signal CK2.

La deuxième borne B2 du condensateur de précharge est par ailleurs connectée à la source du commutateur SW par un troisième interrupteur T3, formé également d'un transistor MOS dont la grille forme une autre borne de commande BC4 recevant un autre signal de commande CK4 également émis par le bloc de contrôle BLC.

Le noeud N est un noeud commun à la première borne du condensateur de précharge ainsi qu'à la grille G du commutateur SW. Cette grille G est également reliée à la masse par l'intermédiaire d'un quatrième interrupteur T4 formé également d'un transistor MOS et dont la grille forme une autre borne de commande BC5 recevant un autre signal de commande PH1 également émis par le bloc de contrôle BLC.

Ce bloc BLC, réalisé par exemple par synthèse logique sous forme de portes logiques, incorpore les différents moyens de contrôle selon l'invention qui ont été définis ci-avant de façon fonctionnelle.

Enfin, la référence CPAR désigne une capacité parasite (représentée en tiretés sur la figure 1), disposée entre le noeud N et la masse, cette capacité parasite étant essentiellement une capacité de routage technologique.

On se réfère maintenant plus particulièrement à la figure 2, pour illustrer le fonctionnement du dispositif de la figure 1.

Sur cette figure 2, la référence CKS désigne un signal d'horloge système ayant par exemple une fréquence de 50 MHz et comportant des  
5 demi-périodes de blocage PB au cours desquelles le commutateur SW est bloqué (commutateur ouvert) alternées avec des demi-périodes PC dites de conduction, au cours desquelles les moyens de commande MC du dispositif selon l'invention vont rendre le commutateur SW passant (commutateur fermé).

10 Le signal CKS est reçu par le bloc BLC qui élabore les différents signaux CK2, CK4, PH1.

Plus précisément, à l'issue de chaque demi-période de blocage PB (instant TT1), le bloc de contrôle BLC fait passer à l'état haut le signal CK2, celui-ci prenant le niveau Vdd, pendant une durée de précharge  
15 s'étendant jusqu'à l'instant TT2.

Pendant cette durée de précharge, le signal CK4 reste à l'état bas (la masse, par exemple) et le signal PH1 qui était à l'état haut redescend à l'état bas, et va d'ailleurs le rester durant toute la demi-période de conduction PC.

20 Il en résulte donc, au cours de cette durée de précharge, que les transistors T1 et T2 sont dans leur état passant, que le transistor T3 est bloqué de même que le transistor T4. Le condensateur de précharge CP se charge donc avec la tension de précharge V égale à  $V_{dd} - V_t$  où  $V_t$  désigne la tension de seuil du transistor T1. Au temps TT2, c'est-à-dire à l'issue de  
25 la durée de précharge, le signal CK2 redescend à l'état bas et le signal CK4 remonte à l'état haut.

En conséquence, l'interrupteur T3 est fermé, reliant la deuxième borne B2 du condensateur de précharge à la source. Les transistors T1 et T2 sont alors bloqués et le condensateur de précharge est alors connecté  
30 flottant entre la source S du commutateur SW et la grille de ce même commutateur. La tension Vin du signal d'entrée s'applique à la source S et, simultanément, la tension de précharge V plus la tension Vin s'appliquent sur la grille du commutateur SW. On suppose en effet que la durée de précharge a été suffisante pour charger le condensateur de précharge CP.

35 En conséquence, la différence de tension grille-source  $V_{GS}$  du

commutateur SW est alors égale à la tension de précharge V (affectée en fait d'un coefficient de redistribution de charges en raison de la présence de capacités parasites) et est par conséquent quasiment indépendante du signal d'entrée Vin (au coefficient de redistribution des charges près).

5           La résistance  $R_{on}$  du commutateur SW est donc quasiment indépendante des variations du signal d'entrée Vin.

Cette situation reste identique pendant la durée restante DR de la demi-période PC au terme de laquelle le signal CK4 revient à l'état 0, tandis que le signal PH1 remonte à l'état haut, ce qui a pour conséquence  
10 de fermer l'interrupteur T4, et par conséquent de mettre la grille G du commutateur W à la masse et donc de bloquer instantanément le transistor SW, et ce même si le condensateur préchargé reste connecté à la grille G.

Le cycle qui vient d'être décrit recommence à chaque demi-période PC.

15           La durée restante DR doit être suffisamment longue pour que le dispositif soit considéré comme statique vis-à-vis de la constante de temps  $R_{on} C1$ , où C1 désigne la valeur capacitive de la capacité commutée CL. L'homme du métier saura ajuster cette durée DR en fonction du taux de distorsion admissible et par conséquent des résultats recherchés. Ceci  
20 étant, une durée DR au moins égale à trois ou quatre fois cette constante de temps donne des résultats satisfaisants et permet d'obtenir une résolution de 10 à 12 bits avec des fréquences du signal d'entrée de l'ordre de quelques centaines de MHz sans distorsion notable.

A titre indicatif, si la résistance  $R_{on}$  vaut 50 Ohms et si la valeur  
25 capacitive de la capacité commutée CL a une valeur de l'ordre de  $300 \cdot 10^{-15}$  F, la constante de temps  $\tau$  vaut alors 15 picosecondes.

Si l'on considère à titre indicatif un signal CKS ayant une fréquence de l'ordre de 50 MHz conduisant donc à une demi-période PC égale à 10 ns, on obtient, si la durée de précharge est de l'ordre de 1 à 2 ns, 8  
30 ns pour la durée restante DR, ce qui est très largement supérieur à la constante de temps de 15 picosecondes.

Lors de la redistribution des charges à l'instant TT2, la tension grille-source est en fait égale à la tension Vr donnée par la formule (I) :



$$V_r = V - V_{in} \left[ \frac{C_p + C_g}{C + C_g + C_p} \right] \quad (I)$$

5 Dans cette formule, V désigne la tension de précharge ( $V_{dd} - V_t$  en l'espèce), C désigne la valeur capacitive du condensateur de précharge,  $C_p$  désigne la valeur capacitive de la capacité parasite CPAR et  $C_g$  désigne la valeur capacitive de la capacité grille-source du commutateur SW.

10 On voit donc que cette tension  $V_r$  est inférieure à la tension de précharge V. Il faut, en tout état de cause, que cette tension  $V_r$  soit supérieure ou égale à la tension de seuil du commutateur SW pour que celui-ci soit passant. Il faut, par conséquent, que la tension de précharge elle-même soit supérieure à la tension de seuil.

15 L'homme du métier saura ajuster la valeur de cette tension de précharge, compte tenu des caractéristiques du dispositif.

A titre indicatif, une tension de précharge V au moins égale à deux fois la tension de seuil  $V_t$  permet d'obtenir un résultat convenable. En l'espèce, la tension de précharge est égale à  $V_{dd} - V_t$ , c'est-à-dire environ 1,2 volts pour une technologie 0,18 micron ( $V_{dd} = 1,8$  volts et  $V_t$  de l'ordre de 0,5 à 0,6 volt).

20 Par ailleurs, la formule (I) montre, pour minimiser encore les effets des variations du signal d'entrée  $V_{in}$ , qu'il est préférable que la capacité C soit bien supérieure à la somme de la capacité  $C_g$  et  $C_p$ , par exemple au moins deux ou trois fois supérieure.

25 Le montage différentiel tel qu'illustré sur la figure 3, permet de compenser cet effet (à l'instant TT2) des capacités parasites au noeud N en modulant la tension de précharge par l'entrée complémentée. Plus précisément, le dispositif de la figure 3 se distingue de celui de la figure 1 par le fait qu'il comporte, outre la première borne d'entrée BE1, une  
30 deuxième borne d'entrée BE2 reliée au transistor T2. Par ailleurs, le commutateur se compose ici de deux transistors MOS, SW1 et SW2, dont les sources sont reliées ensemble et dont les grilles sont également reliées ensemble et commandées ensemble.

35 Les drains respectifs des transistors SW1 et SW2 forment les deux sorties OUT1 et OUT2 du dispositif. Le signal d'entrée (illustré sur

la partie basse de la figure 3) comporte alors une composante directe  $V_{in}$  et une composante complétement  $V_{inc}$ , ces deux composantes étant symétriques par rapport à une tension de mode commun  $T_{mc}$ . A titre indicatif, cette tension de mode commun  $T_{mc}$  peut être égale à 0,5 volt et le signal  $V_{in}$  varier entre 0 et 1 volt.

Durant la durée de précharge, la tension de précharge  $V$  est égale à  $V_{dd} - V_t - V_{inc}$ .

A l'instant  $TT_2$ , c'est-à-dire lors de la redistribution des charges, la tension  $V_r$ , c'est-à-dire la tension grille-source, est alors donnée par la formule (II) :

$$V_r = V_{dd} - V_t - \frac{2.C.T_{mc}}{C + C_g + C_p} - V_{in} \left[ \frac{C_g + C_p - C}{C + C_g + C_p} \right] \quad (II)$$

L'homme du métier remarque donc que si la valeur capacitive  $C$  du condensateur de précharge est égale à  $C_p + C_g$ , l'effet des capacités parasites mentionnées ci-avant pour le mode de réalisation de la figure 1, s'annule.

Ceci étant, quel que soit le mode de réalisation utilisé, mode simple ou mode différentiel, une fois la redistribution effectuée, il reste tout de même une modulation parasite de la tension  $V_{GS}$  par le signal d'entrée, en raison de la capacité parasite  $C_p$ . Cette modulation parasite est donnée par la formule (III) :

$$\Delta V_{GS} = \Delta V_{in} * C_p / (C + C_g + C_p) \quad (III)$$

Cependant, cette modulation reste très faible car la valeur  $C_p$  de la capacité parasite, qui est essentiellement une capacité de routage technologique, reste très faible par rapport à la somme  $C + C_g$ .

Dans les modes de réalisation qui viennent d'être décrits, la tension au noeud  $N$ , qui est également la source du transistor  $T_1$ , est limitée à la tension appliquée au drain de ce transistor  $T_1$  diminuée de la tension de seuil  $V_t$  de ce transistor dans l'hypothèse où la tension  $CK_2$  appliquée sur la grille est égale à la tension de drain. En effet, dès que la

tension grille-source de ce transistor T1 devient inférieure à la tension de seuil, le transistor passe dans son état bloqué.

Il est particulièrement intéressant de pouvoir précharger la capacité C avec une tension supérieure, c'est-à-dire en s'affranchissant de la chute de tension égale à la tension de seuil  $V_t$  du transistor.

Cependant, si l'on applique une tension de grille trop importante, c'est-à-dire supérieure à la tension d'alimentation Vdd, il peut se produire un claquage du transistor T1 à l'instant TT1 lorsque l'on applique la tension de commande Vdd car, à cet instant, la différence de tension drain-source est égale à la tension Vdd.

L'invention résout ce problème en utilisant le dispositif de surtension contrôlé illustré sur la figure 4.

Plus précisément, l'interrupteur T1 est formé ici de deux transistors auxiliaires T1A et T1B connectés en parallèle. Le drain de chaque transistor est connecté à la borne d'alimentation BA connectée à la tension d'alimentation Vdd. La grille du transistor auxiliaire T1A reçoit le signal CK2.

La grille de l'autre transistor auxiliaire T1B est connectée à une source de tension auxiliaire (non représentée ici à des fins de simplification) par l'intermédiaire d'un cinquième interrupteur T5 formé d'un transistor MOS commandé sur sa grille par le signal PH1.

La source de tension auxiliaire délivre une tension auxiliaire Vbias. La grille de ce transistor auxiliaire T1B est également reliée à la borne de commande BC1 recevant le signal CK2, par l'intermédiaire d'un condensateur auxiliaire CB et de moyens de retard MR formés par exemple de deux inverseurs connectés en série.

L'homme du métier remarque donc que, en raison de la présence des moyens de retard MR, le signal de commande CK2R commandant la grille du transistor auxiliaire T1B est un signal retardé par rapport au signal CK2 commandant la grille du transistor T1A, ce retard étant par exemple de l'ordre de 500 picosecondes à 1 ns.

Si l'on se réfère maintenant plus particulièrement à la figure 5, on voit que pendant chaque demi-période de blocage PB, le transistor T5 est fermé, ce qui provoque la charge du condensateur CB avec la tension auxiliaire Vbias. A l'instant TT1, l'interrupteur T5 est ouvert. Le

- transistor auxiliaire TA1 devient passant et le transistor auxiliaire T1B dont la tension de commande grille est alors égale à  $V_{bias}$  (supérieure à  $V_t$ ) est légèrement passant. Lorsque le signal CK2R passe à l'état haut, son niveau devient égal à  $V_{dd} + V_{bias}$ . Ceci étant, il ne se produit pas de
- 5 claquage du transistor puisqu'à cet instant la différence de tension drain-source du transistor auxiliaire T1B est inférieure à la tension d'alimentation  $V_{dd}$ . De ce fait, la tension à la source S peut s'établir jusqu'à  $V_{dd} + V_{bias} - V_t$ , c'est-à-dire la tension  $V_{dd}$  si la tension  $V_{bias}$  est choisie égale à  $V_t$ .

## REVENDICATIONS

1. Procédé de commande d'un commutateur d'un dispositif de capacité commutée, dans lequel, le commutateur (SW) comportant au moins un transistor à effet de champ à grille isolée, on délivre un signal d'entrée analogique ( $V_{in}$ ) sur la source (S) du transistor (SW) et on commande le transistor sur sa grille (G) au rythme d'un signal d'horloge (CKS) de façon à le rendre successivement passant et bloqué, caractérisé par le fait qu'à l'issue de chaque demi-période (PB) du signal d'horloge (CKS) pendant laquelle le transistor est bloqué, on précharge au début de la demi-période suivante (PC) et pendant une durée de précharge prédéterminée, un condensateur de précharge (CP) avec une tension de précharge prédéterminée (V), puis pendant la durée restante (DR) de ladite demi-période (PC) on connecte ledit condensateur préchargé (CP) entre la source (S) et la grille (G) du transistor (SW) de façon à le rendre passant sous l'action d'une tension grille-source quasiment indépendante du niveau du signal d'entrée ( $V_{in}$ ), et à la fin de ladite demi-période (PC), on relie la grille du transistor (SW) et ledit condensateur de précharge (CP) à la masse.

2. Procédé selon la revendication 1, caractérisé par le fait que ladite durée restante (DR) de la demi-période est au moins égale à 1,5 fois, et de préférence 3 ou 4 fois, la constante de temps du circuit résistif capacitif formé par la résistance drain-source ( $R_{on}$ ) du transistor (SW) dans son état passant et par ladite capacité commutée (CL), et par le fait que la valeur de la tension de précharge (V) est au moins égale à 2 fois la tension de seuil du transistor.

3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que pendant la durée de précharge, on connecte une première borne (N) du condensateur de précharge à la tension de précharge ainsi qu'à la grille du transistor et on connecte une deuxième borne (B2) du condensateur de précharge (CP) à la masse, et par le fait que pendant ladite durée restante de la demi-période, on déconnecte la deuxième borne du condensateur de précharge de la masse et on la connecte à la source du transistor, et on déconnecte la première borne du condensateur de précharge de ladite tension de précharge.

4. Procédé selon la revendication 1 ou 2, caractérisé par le fait que le signal d'entrée comporte une composante directe et une composante complémentée symétriques par rapport à une tension de mode commun, par le fait que le commutateur comporte deux transistors à effet de champ à grille isolée (SW1, SW2) dont les source sont reliées ensemble et dont les grilles sont reliées ensemble, par le fait qu'on délivre la composante directe sur la source de chaque transistor, par le fait que pendant la durée de précharge on connecte une première borne (N) du condensateur de précharge (CP) à une tension d'alimentation ainsi qu'à la grille de chaque transistor et on délivre la composante complémentée à une deuxième borne (B2) du condensateur de précharge, et par le fait que pendant ladite durée restante de la demi-période, on déconnecte la deuxième borne (B2) du condensateur de précharge de ladite composante complémentée et on la relie à la source de chaque transistor, et on déconnecte la première borne du condensateur de précharge de ladite tension d'alimentation, et par le fait que la valeur capacitive (C) du condensateur de précharge est prise égale à la somme de la valeur capacitive (Cg) de la capacité grille-source de chaque transistor et de la valeur capacitive (Cp) de la capacité parasite (CPAR) existant entre la première borne du condensateur de précharge et la masse.

5. Dispositif de capacité commutée, comprenant au moins une borne d'entrée (BE1) pour recevoir un signal d'entrée analogique (Vin), un commutateur (SW) comportant au moins un transistor à effet de champ à grille isolée dont la source est reliée à la borne d'entrée, une capacité de charge (CL) connectée au drain du transistor, et des moyens de commande (MC) aptes à commander le transistor sur sa grille au rythme d'un signal d'horloge de façon à le rendre successivement passant et bloqué, caractérisé par le fait que les moyens de commande (MC) comprennent un condensateur de précharge (CP) et des moyens de précharge aptes, à l'issue de chaque demi-période du signal d'horloge pendant laquelle le transistor est bloqué, à précharger le condensateur de précharge (CP) au début de la demi-période suivante (PC) et pendant une durée de précharge prédéterminée, avec une tension de précharge prédéterminée (V), des premiers moyens de connexion aptes, pendant la durée restante de ladite demi-période, à connecter ledit condensateur préchargé entre la source et

la grille du transistor de façon à le rendre passant sous l'action d'une tension grille-source quasiment indépendante du niveau du signal d'entrée, et des deuxièmes moyens de connexion aptes, à la fin de ladite demi-période, à relier la grille du transistor et ledit condensateur de précharge à la masse.

5 6. Dispositif selon la revendication 5, caractérisé par le fait que ladite durée restante (DR) de la demi-période (PC) est au moins égale à 1,5 fois, et de préférence 3 ou 4 fois, la constante de temps du circuit résistif capacitif formé par la résistance drain-source ( $R_{on}$ ) du transistor (SW) dans son état passant et par ladite capacité commutée (CL), et par le fait  
10 que la valeur de la tension de précharge est au moins égale à 2 fois la tension de seuil du transistor.

7. Dispositif selon la revendication 5 ou 6, caractérisé par le fait que les moyens de précharge comportent  
15 un premier interrupteur (T1) connecté entre d'une part une borne d'alimentation (BA) reliée à une tension d'alimentation (Vdd) et d'autre part une première borne (N) du condensateur de précharge (CP) reliée à la grille du transistor (SW),

un deuxième interrupteur (T2) connecté entre la masse et une  
20 deuxième borne (B2) du condensateur de précharge (CP),

un troisième interrupteur (T3) connecté entre la deuxième borne (B2) du condensateur de précharge et la source du transistor (SW),

un quatrième interrupteur (T4) connecté entre la grille du transistor (SW) et la masse, et

25 des premiers moyens de contrôle (BLC) aptes à fermer les premier et deuxième interrupteurs et à ouvrir les troisième et quatrième interrupteurs pendant la durée de précharge,

par le fait que les premiers moyens de connexion comportent le troisième interrupteur (T3) et des deuxièmes moyens de contrôle (BLC)  
30 aptes à ouvrir les premier, deuxième et quatrième interrupteurs et à fermer le troisième interrupteur pendant ladite durée restante (DR) de la demi-période (PC),

et par le fait que les deuxièmes moyens de connexion comportent le quatrième interrupteur (T4) et des troisièmes moyens de contrôle (BLC)  
35 aptes à fermer le quatrième interrupteur à la fin de ladite demi-période.

8. Dispositif selon la revendication 7, caractérisé par le fait que la valeur capacitive (C) du condensateur de précharge (CP) est au moins trois fois plus grande que la somme de la valeur capacitive (Cg) de la capacité grille-source du transistor et de la valeur capacitive (Cp) de la capacité parasite (CPAR) existant entre la première borne (N) du condensateur de précharge et la masse.

9. Dispositif selon la revendication 5 ou 6, caractérisé par le fait que le signal d'entrée comporte une composante directe (Vin) et une composante complémentée (Vinc) symétriques par rapport à une tension de mode commun (Tmc), par le fait que le dispositif comporte une première borne d'entrée (BE1) recevant la composante directe du signal d'entrée et une deuxième borne d'entrée (BE2) recevant la composante complémentée du signal d'entrée, par le fait que le commutateur comporte deux transistors à effet de champ à grille isolée (SW1, SW2) dont les sources sont reliées ensemble à la première borne d'entrée et dont les grilles sont reliées ensemble, par le fait que les moyens de précharge comportent

un premier interrupteur (T1) connecté entre d'une part une première borne d'alimentation (BA) reliée à une tension d'alimentation et d'autre part une première borne (N) du condensateur de précharge reliée à la grille de chaque transistor (SW1, SW2),

un deuxième interrupteur (T2) connecté entre la deuxième borne d'entrée (BE2) recevant la composante complémentée du signal d'entrée et une deuxième borne (B2) du condensateur de précharge,

un troisième interrupteur (T3) connecté entre la deuxième borne du condensateur de précharge et la source de chaque transistor (SW1, SW2),

un quatrième interrupteur (T4) connecté entre la grille de chaque transistor et la masse, et


des premiers moyens de contrôle (BLC) aptes à fermer les premier et deuxième interrupteurs et à ouvrir les troisième et quatrième interrupteurs pendant la durée de précharge,

par le fait que les premiers moyens de connexion comportent le troisième interrupteur (T3) et des deuxième moyens de contrôle (BLC) aptes à ouvrir les premier, deuxième et quatrième interrupteurs et à fermer



le troisième interrupteur pendant ladite durée restante de la demi-période,  
par le fait que les deuxièmes moyens de connexion comportent le  
quatrième interrupteur (T4) et des troisièmes moyens de contrôle (BLC)  
aptes à fermer le quatrième interrupteur à la fin de ladite demi-période,  
5 et par le fait que la valeur capacitive du condensateur de  
précharge est prise égale à la somme de la valeur capacitive de la capacité  
grille-source de chaque transistor et de la valeur capacitive de la capacité  
parasite existant entre la première borne du condensateur de précharge et  
la masse.

10 10. Dispositif selon l'une des revendications 7 à 9, caractérisé  
par le fait que le premier interrupteur comporte deux transistors auxiliaires  
à effet de champ à grille isolée (T1A, T1B) connectés en parallèle, la grille  
d'un premier transistor auxiliaire (T1A) étant reliée à une borne de  
commande apte à recevoir une tension de commande prédéterminée  
15 (CK2), par le fait que les moyens de précharge comportent une source de  
tension auxiliaire délivrant une tension auxiliaire (Vbias), un cinquième  
interrupteur (T5) connecté entre la grille du deuxième transistor  
auxiliaire (T1B) et la source de tension auxiliaire, un condensateur  
auxiliaire (CB) connecté en série avec des moyens de retard (MR) entre la  
20 grille du deuxième transistor auxiliaire (T1B) et la borne de commande, et  
des quatrièmes moyens de contrôle (BLC) aptes à fermer le cinquième  
interrupteur (T5) pendant chaque demi-période de blocage de façon à  
appliquer ladite tension auxiliaire sur la grille du deuxième transistor  
auxiliaire, et par le fait que les premiers moyens de contrôle (BLC) sont  
25 aptes à ouvrir le cinquième interrupteur (T5) pendant la durée de  
précharge de façon à appliquer sur la grille du deuxième transistor  
auxiliaire (T1B) une tension de grille (CK2R) retardée par rapport à la  
tension de commande (CK2) et égale à la somme de la tension de  
commande (CK2) et de la tension auxiliaire (Vbias).






FIG. 2





FIG. 3

FIG. 4




FIG.5

INSTITUT NATIONAL  
de la  
PROPRIETE INDUSTRIELLE

# RAPPORT DE RECHERCHE PRELIMINAIRE

établi sur la base des dernières revendications  
déposées avant le commencement de la recherche

2793970

N° d'enregistrement  
national

FA 572682  
FR 9906424

DOCUMENTS CONSIDERES COMME PERTINENTS		Revendications concernées de la demande examinée
Catégorie	Citation du document avec indication, en cas de besoin, des parties pertinentes	
X	WO 95 32506 A (SARNOFF DAVID RES CENTER) 30 novembre 1995 (1995-11-30) * page 13, ligne 9 - page 14, ligne 31; figure 3 *	1,3,5,7
Y	EP 0 875 904 A (TEXAS INSTRUMENTS INC) 4 novembre 1998 (1998-11-04) * colonne 3, ligne 18 - colonne 4, ligne 15; figure 2 *	1,3,5,7
Y	US 5 084 634 A (GORECKI JAMES L) 28 janvier 1992 (1992-01-28) * colonne 2, ligne 43 - colonne 4; figure 1 *	1,3,5,7
		DOMAINES TECHNIQUES RECHERCHES (Int.CL.7)
		H03K G11C
Date d'achèvement de la recherche		Examineur
31 janvier 2000		Cantarelli, R
CATEGORIE DES DOCUMENTS CITES		
X : particulièrement pertinent à lui seul Y : particulièrement pertinent en combinaison avec un autre document de la même catégorie A : pertinent à l'encontre d'au moins une revendication ou arrière-plan technologique général O : divulgation non-écrite P : document intercalaire T : théorie ou principe à la base de l'invention E : document de brevet bénéficiant d'une date antérieure à la date de dépôt et qui n'a été publié qu'à cette date de dépôt ou qu'à une date postérieure. D : cité dans la demande L : cité pour d'autres raisons & : membre de la même famille, document correspondant		

**THIS PAGE BLANK (USPTO)**